今、ビッグデータや人工知能の研究に注目が集まり、情報通信技術を支える半導体デバイスの性能向上がますます求められている。これまでの半導体デバイスの性能向上は微細化により進められてきたが、それには限界があり、さらなる性能向上は難しい。そんな中、東北大学国際集積エレクトロニクス研究開発センター(CIES)の遠藤哲郎(えんどう てつお)センター長が率いるコンソーシアムでは、平面構造の半導体デバイスとは異なる縦型構造の複数のメモリセルを垂直方向に積層した三次元積層型メモリ(3D NANDメモリ)を発明、実用化に大きく寄与し、さらに、磁気制御によりデータを保存する高速大容量の次世代不揮発性メモリ(STT-MRAM)の製造装置と評価装置を製品化した。いずれも世界に先駆けて成し遂げられた功績であるため、この程、第14回産学官連携功労者表彰で「内閣総理大臣賞」を受賞した。次世代の情報通信機器を支える3D NANDメモリ、STT-MRAMとはいかなるデバイスで、今後、半導体産業にどのようなインパクトを与えようとしているのか。
―縦型トランジスタの民間企業との共同研究を2005年から始めたとのお話でしたが、10年前の時点では実現する技術かどうか分からない状況だったと思います。その萌芽的なフェーズで、どのようにして企業の参加を促したのでしょうか?
先駆的な研究開発に取り組むためには、決して少なくはない投資が必要です。そのため各企業には大きな経営判断をしていただきました。それぞれの理由で判断されたわけですが、共通して言えるのは、「同じビジョンを見る」ことができたからではないかと考えています。
先程も述べましたが、平面構造の半導体デバイスはこれまで微細化によって性能を高めてきたものの、この戦略は破綻しつつあります。一方、社会の要請に目を向けてみると、ビッグデータや人工知能といった情報通信技術を基盤とする新しい取り組みへの注目が集まっていて、価値のなさそうなデータでも捨てずに保存したいというニーズはどんどん高まっています。こうした要請に応えるだけのストレージメモリが存在しないというのが実情なのですから、従来の平面型の半導体に代わる画期的なデバイスを開発しなければならないのは誰の目から見ても明らかでした。とはいえ10年前の時点で縦型トランジスタが有望だとする根拠はなかったのですが、平面型に取って代わる革新的なデバイスを開発するしかないという将来ビジョンは、その後の共同研究で大きな力になったと思います。
―研究開発が進むと、さまざまな課題が明らかになっていったと伺っています。それらは、ともすれば企業にとって、研究開発からの撤退を検討する材料になったのではないでしょうか?
縦型トランジスタに関しては、実際にシリコンピラーを作った後に、開発の障壁となる課題が明らかになりました。絶縁体となる酸化層をピラーに形成する過程で、少しの熱が加わっただけで結晶を構成する原子が動いてしまい、シリコンの柱を維持できなくなってしまったのです。「シリコン・ミッシング現象」と呼ばれるこの現象は、ナノメートルサイズのシリコンピラーを作って初めて確認され、克服できなければ縦型トランジスタの開発は頓挫してしまいます。企業にとって研究開発からの撤退を検討する材料になるのは間違いありません。こうした課題に対しては、見つかるごとに、一つ一つ克服していくしかありませんでした。このような基礎的な材料物性技術含めて、現在のJST ACCELでは、3次元構造集積回路の実現に向けて取り組んでいます。
―シリコン・ミッシングを起こさずに、ピラーの表面を酸化させる最適条件を見つけたのですね?
はい。その条件を探索するにしても、偶然に見つかったというのではあまり意味がありません。平面構造のトランジスタと同様、縦型トランジスタにとってもデバイスの微細化は性能を向上させる戦略です。ピラーの直径が25ナノメートルの時には有効だった条件が、直径22ナノメートルでは使えない…では、企業は投資に踏み切ることはできません。縦型トランジスタの量産には新しい製造設備を導入しなければならず、デバイスメーカーは大きな投資が求められます。それだけにデバイスの仕様が変わっても、理論的に最適条件を見つけ出せるよう、シリコン・ミッシングの原理・原因を明らかにする必要がありました。結局、障壁を克服することでしか、企業に同じビジョンを見つづけてもらうことはできないと思います。
―CIESコンソーシアムは、将来に向けて、どのような研究開発を進めていく予定ですか?
縦型トランジスタを用いた3D NANDでは、ストレージメモリでの実用化を実現したわけですが、実用化の対象として最初にストレージメモリを選んだのは、動作速度が1キロヘルツ(10の3乗ヘルツ)と遅いからでした。これに対してコンピュータのメインメモリは1ギガヘルツ(10の9乗ヘルツ)で動いています。2014年から始まったJSTのACCELでは、縦型トランジスタをワーキングメモリで使えるようにするための、技術の高度化とその社会実装を目指して研究を進めています。
また、STT-MRAMについてもさらに革新的な技術開発を進めていく予定です。製造装置の製品化が実現したとはいえ、現在のSTT-MRAMは、平面構造の半導体デバイスにMRAMを組み込んだもので、これまで使われたDRAMやSRAMを不揮発化したにすぎないとも捉えることもできます。私たちはSTT-MRAMのトランジスタも縦型にして、性能向上を目指せないものかと考えています。つまり、スピントロニクスを応用した磁気メモリと、三次元のシリコンテクノロジーの融合を進めようとしているのです。
―さらなる性能向上を目指した新たな研究に着手していると伺い、期待が膨らむばかりです。そうした研究が実用化に向かえば、近い将来、アメリカや韓国のメーカーに比べて劣勢に立たされていた“日の丸半導体”は復活できるのではないでしょうか?
私自身もそれを願っています。集積エレクトロニクスの研究を推進するかどうかは、日本が科学技術創造立国であり続けるかどうかを意味しています。今、ビッグデータや人工知能といったキーワードが盛んに論じられていますが、これからは、高性能の半導体デバイスが、パソコンやスマートフォンだけでなく身の回りのさまざまなものに組み込まれていくことでしょう。そうなったときに、日本発の独自技術がなければ、他国からチップを買ってきて製品を作るだけの組み立て工場になるしかありません。それでも、諸外国と比べて人件費が安ければなんとか生き残っていけるかもしれませんが、日本の人件費は決して安くありません。科学技術創造立国であり続けるのか、組み立て工場の地位に甘んじるのか。ナショナル・セキュリティとしても、何が必要なのかをしっかりと考える時代に差しかかっていると思います。
“日の丸半導体”を取り巻く現状についても、一言、言及させてください。韓国のサムスンやアメリカのインテル、マイクロンに比べて、日本の企業が劣勢に立たされていたのは否めぬ事実です。ただし、その原因について、技術力で日本企業が劣っていたと考えるのは正鵠(せいこく)を射ていないと思います。というのも、これまで半導体の性能向上はデバイスの微細化によって成し遂げられてきたため、その時々の最高性能の製品を市場に投入するには、微細化の進歩に合わせた製造ラインを常に更新しつづける必要がありました。トップランナーでありつづけるには、年間1,000〜2,000億円もの投資が求められ、半導体産業における競争は技術力以上に投資額が決める時代になっていたのです。
国策として半導体産業の育成に取り組む諸外国では、大学などの公的研究機関だけでなく自国の企業にも公的資金が投入されてきたと聞いています。一見、民間企業同士の競争に見えますが、実はそうした「国」対「日本企業」の競争になっていたわけで、日本企業が劣勢に立たされるのも無理はありません。技術力では負けていないのに、投資額で負けてしまう現状に、一技術者として忸怩たる想いでいましたが、3D NANDやSTT-MRAMという日本発の技術を実用化できれば、技術力ではなく投資額が勝者を決めてきた従来のルールを変えていけるのではないかと期待しています。
―遠藤先生をはじめ、CIESコンソーシアムのメンバーの努力によって、日本発の半導体技術を世界に示すことができたわけですが、今後はその成功例が、他の研究分野でも応用されていってほしいと思います。そこで、最後にお伺いしたいことがあります。独自技術を生み出すのには、何が必要ですか?
難しい質問ですね。他の研究分野については詳しく存じ上げないので、あくまで一般論としてお話しますが、研究の世界で最後にモノを言うのは人間力ではないかと思います。最近、ある人に「遠藤さんの持ち味は、“鈍感力”ですね」と言われて、すごく納得してしまったのですが、皆がやっている流行ものではなく他の研究者が取り組んでいない独自の開発に乗り出すには、この鈍感力が欠かせないと考えます。
20年ほど前に縦型トランジスタの開発に着手して以降、ずっと平面構造のデバイスの発展を横目で見てきました。微細化には限界があることを頭では理解していたのですが、やはりどうしても不安になることもありました。私が繊細な人間だったら、何かのタイミングで断念していたかもしれません。幸い、私は良い意味で鈍感力が持ち味の人間でしたから、さまざまなご批判を気にせずに縦型トランジスタの研究を続け、なんとか実用化まで辿り着くことができました。
私の鈍感力でもう一つ例を挙げると、先ほど、磁気メモリとシリコンテクノロジーの融合を目指しているとお話しましたが、シリコンデバイスのことを少しでも知っている人なら磁気メモリとの融合などまず考えないでしょう。というのも、磁気メモリは磁気を制御してデータを記録するので、材料に鉄が使われています。しかし、シリコンデバイスにとって、鉄はコンタミ物質(汚染物質)でしかなく、最も避けるべき材料です。その融合を目指すわけですから、非常識な研究に映るかもしれません。しかしながら、シリコンテクノロジーとスピントロニクステクノロジーが融合できれば飛躍的に半導体集積回路の性能を向上できるはず…と思えば、非常識であっても取り組んでみたくなります。独自技術を開発するためには、できない理由や世間の流行に敏感になるよりも、鈍感になって、できないはずの夢のある研究に邁進する、そんな人材が求められているのかもしれません。
(サイエンスライター 斉藤勝司)
(完)
遠藤哲郎(えんどう てつお)氏のプロフィール
1962年生まれ。87年東京大学理学部卒。87年、東芝入社、NANDメモリの開発、事業化に従事。95年東北大学電気通信研究所講師、2007年同准教授、08年同教授、同年東北大学学際科学国際高等研究センター教授を経て、12年東北大学大学院工学研究科教授、現在に至る。10年東北大学省エネルギー・スピントロニクス集積化センター 副センター長兼務、12年東北大学国際集積エレクトロニクス研究開発センターセンター長兼務。縦型構造デバイス、SRAM・DRAM・3D NAND・STT-MRAMなどの高集積メモリ、モバイル・AI・IoTシステムに要求されるスピントロニクスベース超低消費電力化技術、GaN on Siベースパワーエレクトロニクス技術に関する研究に従事。日経BP LSI IP Design Award(研究助成部門)、11年度日本表面科学会論文賞、第31回JJAP論文賞、第6回応用物理学会フェロー、12 SSDM Paper Award、第14回内閣府産学官連携功労者表彰「内閣総理大臣賞」受賞。JST ACCEL「縦型BC-MOSFET による三次元集積工学と応用展開」研究代表者、及びJSPS研究拠点形成事