ニュース - 速報・レビュー(ニュース速報) -

消費電力の大幅節減可能な集積回路試作

掲載日:2008年8月22日

IT化の進展によって深刻な問題になりつつある消費電力増を抑える効果が期待できる集積回路の試作に、東北大学と日立製作所のグループが初めて成功した。

この集積回路は「不揮発性ロジックインメモリ回路」と呼ばれ、羽生貴弘 氏・東北大学電気通信研究所教授らが提案していた。このアイデアを同じ東北大学電気通信研究所の大野英男教授グループによる世界最大の磁気抵抗比を実現した材料・デバイス技術を用いて実際の集積チップ上に試作し、その基本動作を実証することに成功した。

コンピュータをはじめ電子機器に使われている現在の集積回路は、演算部と記憶部が分離した設計になっており、演算・記憶部間のデータ伝送に大きな遅れが生じるとともに、それに伴う電力消費も大きい。また、記憶部は、データを保持し続けるために待機時でも常時通電しておかなければならないという問題も抱えている。

「不揮発性」というのは、電源を切ってもデータを保持することを可能にするという意味。試作された回路は、演算・記憶機能を電荷だけでなく磁石を利用することでこれを可能にした。記憶データを保持しながら待機時の消費電力を完全に遮断できるため、回路を動作させていない時の静的消費電力問題を解決できるだけでなく、記憶・演算機能を小さい面積で一体化できるため、データ伝送の遅れも解消できるという。

現在、IT機器による電力需要は国全体の4.7%程度を占めると試算され、IT機器全体の電力消費のうち、中央演算処理装置(CPU)やメモリなど半導体集積チップ部分は約3分の1程度を占めるといわれている。これらをすべて不揮発性ロジックインメモリ回路で置き換えることができれば、稼働率を約50%として国の電力需要の約0.4%を削減することが期待できる、と研究チームは言っている。

ページトップへ